Lattice Semiconductor a présenté la famille Lattice MachXO5-NX TDQ, un FPGA à contrôle sécurisé avec prise en charge complète de la cryptographie post-quantique (PQC) conforme à l’algorithme de sécurité nationale commerciale (CNSA) 2.0.
Construits sur la plate-forme Lattice Nexus, les FPGA MachXO5-NX TDQ offrent sécurité, fiabilité et flexibilité pour les applications informatiques, de communication, industrielles et automobiles alors que la menace de cyberattaques quantiques augmente.
« Les progrès de l’informatique quantique renforcent l’urgence d’adopter une sécurité résistante aux quantiques dans tous les secteurs », a déclaré Esam Elashmawi, directeur de la stratégie et du marketing chez Lattice Semiconductor. « Avec MachXO5-NX TDQ, Lattice est le premier à commercialiser une famille de FPGA à contrôle sécurisé qui non seulement répond aux exigences de sécurité actuelles, mais offre également une crypto-agilité et une racine de confiance matérielle pour pérenniser l’infrastructure de nos clients contre l’évolution des menaces.
La famille de FPGA Lattice MachXO5-NX TDQ équipe les clients de :
Suite complète de PQC conforme à CNSA 2.0
- Algorithmes PQC complets approuvés par la CNSA 2.0 et le National Institute of Standards and Technology (NIST) (LMS, XMSS, ML-DSA, ML-KEM, AES256-GCM, SHA2, SHA3, SHAKE) pour la protection contre les menaces quantiques
- Flux binaire authentifié et/ou crypté garantissant l’intégrité des données et la protection contre les accès non autorisés avec ML-DSA, LMS, XMSS, AES256
- Crypto-agilité unique, en instance de brevet, avec capacité de mise à jour des algorithmes sur le terrain et protection des versions anti-rollback pour permettre un alignement continu avec les normes en évolution
- Gestion sécurisée des clés bitstream avec des clés racine révocables et une hiérarchie de clés sophistiquée pour les clés PQC et classiques
Cryptographie avancée
- Complément complet d’algorithmes cryptographiques symétriques et asymétriques classiques avancés (AES-CBC/GCM 256 bits, ECDSA-384/521, SHA-384/512, RSA 3072/4096 bits) pour la protection du flux binaire et des données utilisateur
- Compatible avec le moteur de composition d’identifiants de périphérique (DICE), le protocole de sécurité et le modèle de données (SPDM) et Lattice SupplyGuard, fournissant une attestation et une gestion sécurisée du cycle de vie/de la chaîne d’approvisionnement pour une sécurité de bout en bout à l’épreuve du temps
Racine de confiance matérielle (RoT)
- Démarrage monopuce fiable avec flash intégré
- Secret d’appareil unique (UDS) garantissant une identité distincte de l’appareil
- Mémoire de configuration non volatile intégrée et mémoire flash utilisateur (UFM) avec partitionnement flexible et verrouillage sécurisé
- Contrôle de verrouillage complet de l’interface de programmation (SPI, JTAG), offrant une protection complète
- Résilience aux attaques par canal latéral (SCA) et algorithmes conformes au programme de validation d’algorithme cryptographique (CAVP) du NIST
Lattice a également élargi sa famille de dispositifs Lattice MachXO5-NX compatibles RoT avec de nouveaux dispositifs MachXO5-NX TD qui offrent de nouvelles options de densité et de boîtier. Ces nouveaux dispositifs FPGA Lattice MachXO5-NX TDQ et MachXO5-NX TD sont disponibles et ont été expédiés aux clients Communications and Compute, et sont pris en charge par la dernière version du logiciel de conception Lattice Radiant.
